Table 3.
Semiconductor stresses in the proposed circuit.
| Voltage stress | Current stress | |
|---|---|---|
| Smain | Vi | IL |
| S1, D1 | Vo1 | Io |
| S2, D2 | Vo2 | Io |
| S3, D3 | Vo3 | Io |
Semiconductor stresses in the proposed circuit.
| Voltage stress | Current stress | |
|---|---|---|
| Smain | Vi | IL |
| S1, D1 | Vo1 | Io |
| S2, D2 | Vo2 | Io |
| S3, D3 | Vo3 | Io |